存储芯片双雄：DRAM与NAND Flash全景解析

背景

2026 年存储芯片行业几件大事值得关注：三星市值突破新高，HBM 订单排到明年；海力士股价暴涨，成为英伟达最大 HBM 供应商；美光宣布 HBM3e 量产；长鑫存储融资成功，中国 DRAM 再获突破。这些新闻背后涉及的内存条、固态硬盘、HBM，归根结底都属于两大技术体系：DRAM 和 NAND Flash。

搞清楚这两者的区别和关系，上面那些新闻就读得通了。

DRAM：计算系统的临时工作台

基本概念

DRAM（Dynamic Random Access Memory，动态随机存取存储器）是计算系统中的工作内存。你在电脑上打开一个文档，文件从硬盘加载到 DRAM 中，CPU 从 DRAM 读取数据进行处理。DRAM 就是 CPU 和持久存储之间的临时工作台，断电后数据立即清空。忘记保存就断电，文件没了，原因就是 DRAM 里的数据瞬间消失。

它叫”动态”，是因为数据需要不断刷新才能保持。DRAM 的存储单元由一个电容和一个晶体管组成，电容充电代表”1”，放电代表”0”。问题是电容会自然漏电，几毫秒后电荷流失，数据就没了。解决方案是每隔几毫秒刷新一次，把电荷补回去。这就是”动态”的含义：数据不是静态保存的，需要持续刷新。

相比之下，SRAM（静态随机存取存储器）用 6 个晶体管组成一个存储单元，不需要刷新，但结构复杂、密度低、成本高。所以 DRAM 性价比高，适合做大容量内存；SRAM 性能好但贵，只做 CPU 内部的小缓存（L1/L2/L3）。

特性	DRAM	SRAM
存储单元	1电容+1晶体管	6个晶体管
需要刷新	必须周期刷新	不需要
密度	高（结构简单）	低（结构复杂）
容量	大（单芯片可达16GB）	小（通常几KB到几MB）
成本	便宜	贵
应用	内存条、手机内存	CPU缓存（L1/L2/L3）

产品家族

DRAM 家族有多个分支，针对不同场景优化：

产品	特点	用途	带宽	代表厂商
DDR4/DDR5	标准内存条	PC、服务器	~25GB/s	三星/海力士/美光/长鑫
LPDDR4/LPDDR5	低功耗版	手机、平板	~60GB/s	三星/海力士/美光/长鑫
HBM/HBM3e	堆叠高带宽	AI训练GPU	~1TB/s+	三星/海力士/美光
GDDR6/GDDR7	显卡显存	游戏显卡	~160GB/s	三星/海力士/美光
Server DRAM	服务器专用	数据中心	~50GB/s	三星/海力士/美光/长鑫
Mobile DRAM	移动端定制	智能穿戴、IoT	~10GB/s	各厂商均有

HBM 与 AI 的关系

HBM 之所以成为 AI 的命门，根源在于带宽瓶颈。普通 DDR5 内存条单通道带宽约 25GB/s，而 AI 训练需要几百 GB/s 甚至 TB/s 级别的带宽。GPU（如英伟达 H100）算力极强，但数据喂不进去，传统内存条成了瓶颈。

HBM 的解决方案是垂直堆叠。传统内存条的芯片平铺在 PCB 上，信号传输路径长。HBM 把 8-12 层 DRAM 芯片垂直叠在一起，通过 TSV（硅通孔）连接，路径极短，速度极快。再通过 CoWoS 封装把 HBM 和 GPU 封装在同一块硅中介层上，实现紧邻通信。

传统内存条：
┌───┐
│芯片│ ← 平铺在PCB上，信号要走很远
└───┘

HBM：
┌─────┐
│芯片8│ ↑
├─────┤ │ 垂直堆叠8-12层
│芯片7│ │ 通过TSV（硅通孔）连接
│ ... │ │ 路径极短，速度极快
└──┬──┘ ↓
   └── GPU芯片（紧邻封装）

技术	作用
TSV（硅通孔）	在芯片上打微孔，垂直导通
3D堆叠	8层、12层DRAM芯片叠在一起
CoWoS封装	把HBM和GPU封装在同一块硅中介层上

带宽对比非常直观：DDR5 内存条约 25GB/s，HBM3 约 1TB/s，HBM3e 达到 1.5TB/s 以上。HBM 的带宽是普通内存条的 40-60 倍。这也是英伟达 H100 价格 3 万美元起步的重要原因，HBM 成本占了很大比例。在 AI 训练场景中，GPU 的计算能力已经不是瓶颈，存储带宽才是。谁能拿到更多 HBM，谁就能训练更大的模型。

厂商格局

全球 DRAM 市场高度集中，三巨头控制了 93% 以上的份额：

排名	厂商	国家	份额	趋势	技术水平
1	三星电子	韩国	~40-41%	略降	最领先
2	SK海力士	韩国	~28-29%	上升	HBM领先
3	美光科技	美国	~23-24%	稳定	一流
4	长鑫存储	中国	~5-6%	上升	追赶中
5	南亚科技	中国台湾	~2%	稳定	中端
6	华邦电子	中国台湾	~1%	稳定	中低端
7	力积电	中国台湾	<1%	稳定	代工

2025 年几个值得关注的变化。海力士份额上升，主要靠 HBM 业务驱动，已经成为英伟达最大 HBM 供应商。长鑫份额从 3-5% 提升到 5-6%，国产替代在加速。三星份额略降，战略上是主动选择，转向高利润 HBM，减少低端产能。

厂商	DDR5	LPDDR5X	HBM3e	GDDR7	制程
三星	✅	✅	✅	✅	12nm
海力士	✅	✅	✅领先	✅	12nm
美光	✅	✅	✅	✅	12nm
长鑫	✅	✅	❌	❌	17nm
南亚科	✅	❌	❌	❌	20nm
华邦	❌	❌	❌	❌	25nm

从技术能力矩阵可以看出，三巨头在 DDR5、LPDDR5X、HBM3e、GDDR7 上全面覆盖，制程已经进入 12nm。长鑫能生产 DDR5 和 LPDDR5X，但 HBM 和 GDDR7 还是空白，制程在 17nm，落后两代左右。不过 5-6% 的份额对于一个 2016 年才成立的公司来说，进步速度不慢。

中国大陆只有长鑫存储一家 DRAM 厂商，目前主攻 DDR4/DDR5 和 LPDDR4/LPDDR5，HBM 仍在研发阶段。日本方面，曾经的 DRAM 霸主尔必达 2012 年破产被海力士收购，日本 DRAM 产业已经终结。

NAND Flash：计算系统的永久仓库

基本概念

NAND Flash（NAND 闪存）是一种非易失性存储器，断电后数据不会丢失。手机里的 128GB 存储、电脑里的 512GB 固态硬盘，都是 NAND Flash。如果把 DRAM 比作临时工作台，NAND Flash 就是永久仓库，所有文件、APP、系统都存在这里，关机也不会消失。

NAND 这个名字来自逻辑门电路（Not AND），用这种结构的晶体管阵列存储数据。”闪存”的由来则是因为擦除速度：传统 EEPROM 擦除需要几秒，NAND Flash 只需几毫秒，快如闪光，所以叫 Flash Memory。

工作原理

NAND 的存储单元是浮栅晶体管。电子被注入浮栅后，没有电源也能长期保存，这就是非易失性的根源。写入时通过高压把电子注入浮栅，擦除时用更高电压把电子拉出来，读取时检测浮栅是否有电子。

NAND存储单元 = 浮栅晶体管

┌─────────────────┐
│ 浮栅            │ ← 电子被困在这里
│  有电子 = 存储"0"│    不会跑掉
│  无电子 = 存储"1"│
└─────────────────┘

写入：把电子注入浮栅（高压）
擦除：把电子从浮栅拉出来（更高电压）
读取：检测浮栅是否有电子

这种机制带来一个副作用：擦写寿命有限。每个存储单元可擦写的次数是有限的（几千到几万次），过度擦写会导致浮栅氧化层退化，数据保持能力下降。不过现代 SSD 的 wear leveling 算法会均匀分配擦写，实际使用中寿命通常不是问题。

按单元存储位数分类

NAND 按每个存储单元存储的位数分为四种类型：

类型	每单元存储	特点	寿命	应用
SLC	1 bit	最快、最耐用、最贵	10万次	企业/军工
MLC	2 bit	平衡性能与成本	3000-1万次	高端消费
TLC	3 bit	主流选择，性价比高	500-3000次	消费级SSD
QLC	4 bit	便宜但慢	100-1000次	大容量存储

每单元存储的位数越多，空间利用率越高，成本越低，但速度和寿命都会下降。目前消费级 SSD 以 TLC 为主流，QLC 在大容量存储场景逐步普及。SLC 因为成本太高，基本只用于企业和军工领域。

3D NAND 与层数竞赛

传统 NAND 是平铺的，容量有限。现代技术把存储单元垂直堆叠，同样面积下容量成倍增长。目前主流厂商的 3D NAND 层数都在 230 层以上：

厂商	最高层数
三星	236层
海力士	238层
美光	232层
长江存储	232层（Xtacking技术）

传统2D NAND：
┌──┐ ┌──┐ ┌──┐ ┌──┐ ← 平铺在一层

3D NAND：
┌──┐
│232│ ↑ 垂直堆叠
├──┤ │ 同样面积，容量翻倍
│...│ │
└──┘ ↓

层数竞赛的边际效益在递减。从 128 层到 232 层，容量提升接近翻倍，但从 232 层到 300+ 层，工艺难度急剧上升，良率下降。未来的容量增长可能需要结合新材料（如 CTF 替代浮栅）和新的架构创新。

长江存储的 Xtacking 架构

传统 3D NAND 在同一片晶圆上同时制造存储单元和外围电路，然后叠在一起。层数增加后，存储单元和外围电路会互相干扰。长江存储的 Xtacking 架构做了一个关键改变：存储单元和外围电路分别在两片晶圆上制造，然后键合在一起。

传统3D NAND：
┌─────────────────┐
│ 存储单元+外围电路 │ ← 同一片晶圆上制造
│    叠在一起      │    层数增加会互相干扰
└─────────────────┘

Xtacking架构：
┌──────────┐   ┌──────────┐
│ 存储单元  │ ←→ │ 外围电路  │ ← 两片晶圆分别制造
│（垂直堆叠）│   │（高速逻辑）│   再键合在一起
└──────────┘   └──────────┘

这个架构带来了三个好处：存储密度更高（外围电路不占存储单元面积）、I/O 速度更快（外围电路用更先进的逻辑工艺制造）、制造效率更高（两片晶圆可以独立优化良率）。Xtacking 让长江存储在 232 层这个节点上达到了与三星、海力士相当的水平，是国产存储芯片中少有的架构级创新。

NAND Flash 产品家族

产品	特点	用途	速度
SSD固态硬盘	大容量高速存储	电脑硬盘	3-7GB/s
UFS	高速嵌入式存储	中高端手机	~4GB/s
eMMC	集成控制器，成本低	低端手机/IoT	~400MB/s
SD卡/TF卡	可插拔便携	相机/无人机	~100MB/s
USB闪存盘	便携通用	数据传输	~100MB/s

厂商格局

NAND Flash 市场格局比 DRAM 分散一些，但同样高度集中：

排名	厂商	国家	份额	趋势	技术水平
1	三星电子	韩国	~35-38%	稳定	最领先
2	凯侠	日本	~15-18%	稳定	一流（2024年IPO）
3	西部数据	美国	~12-15%	稳定	一流（与凯侠合资）
4	SK海力士	韩国	~12-15%	上升	一流（含Solidigm）
5	美光科技	美国	~10-12%	稳定	一流
6	长江存储	中国	~5-8%	受限	接近一流

2025 年几个关键变化。凯侠 2024 年底完成 IPO，获得资金扩张产能。西部数据计划将 SanDisk 业务独立分拆。长江存储受美国制裁影响，全球份额增长受阻，但国内市场稳步发展。

长江存储是中国最大的 NAND Flash 厂商，232 层 Xtacking 技术已经接近第一梯队。和 DRAM 领域的长鑫相比，长江存储在国际竞争中的位置要好得多。

DRAM vs NAND Flash

维度	DRAM	NAND Flash
断电后	数据丢失	数据保留
需要刷新	必须周期刷新	不需要
速度	很快（几十GB/s）	较慢（几GB/s）
容量	小（8-16GB/芯片）	大（256GB-4TB/芯片）
擦写寿命	无限（理论上）	有限（几千到几万次）
成本/GB	较贵	便宜
典型产品	内存条、HBM	固态硬盘、手机存储

两者在计算系统中扮演不同角色。打开一个大型游戏时，游戏文件存在 SSD（NAND）里，启动时加载到内存条（DRAM）中，GPU 从 HBM 中读取渲染数据。NAND 负责持久存储，DRAM 负责运行时数据暂存，HBM 负责给 GPU 提供高带宽数据。三者缺一不可，各司其职。

中国存储产业

中国大陆存储芯片产业的两条路线分别由长鑫存储和长江存储承载。两者的国际差距差异明显：

企业	技术领域	定位	国际差距
长鑫存储	DRAM	中国唯一内存厂商	差距较大（落后约2代）
长江存储	NAND Flash	中国最大闪存厂商	差距较小（接近第一梯队）

差距不同的原因值得分析。DRAM 方面，三星、海力士、美光有 40 年技术积累，工艺极其复杂，专利壁垒高，加上设备（光刻机、刻蚀机）受国外限制，追赶难度大。NAND 方面，技术路线相对灵活，长江存储通过 Xtacking 架构实现了弯道超车，层数堆叠更多依赖工艺创新而非单纯制程微缩，这给了后发厂商更多机会。

长鑫的挑战在于，DRAM 的制程微缩已经走到 12nm，每前进一步都需要同步推进 EUV 光刻等先进工艺，而这恰恰是制裁的核心卡点。长江存储的处境稍好，232 层已经接近一流水平，制裁的影响更多体现在设备获取和海外市场拓展上，而非技术本身。

判断与展望

存储芯片行业的格局短期内不会发生根本性变化。三星、海力士、美光三巨头在 DRAM 领域的统治地位稳固，NAND 领域虽有长江存储和凯侠的挑战，但格局同样稳固。

真正值得关注的是两个变量。第一个是 HBM 的供需关系。AI 训练对 HBM 的需求还在快速增长，而 HBM 的产能扩张受制于 TSV 和 CoWoS 封装的良率，短期内供不应求的局面不会缓解。这对海力士是利好，对需要 HBM 的 AI 芯片公司来说是成本压力。

第二个是中国存储产业的突破节奏。长鑫在 DRAM 领域的追赶需要时间，17nm 到 12nm 的跨越不是简单的工艺改进，还涉及设备限制。长江存储在 NAND 领域的位置更好，232 层 Xtacking 已经证明了架构创新能力，制裁下能否保持设备供应链的稳定是关键变量。

从投资和技术跟踪的角度，存储芯片行业有几个值得持续关注的信号：HBM 的产能扩张进度、长江存储的下一代的层数突破、长鑫的 HBM 研发进展，以及三巨头在制程微缩上的竞争动态。